CPU芯片测试技术
可能导致的原因分析和方案的解答：
1. TIU长期使用后,Pogo Pin损坏或者变脏.可更换TIU.
2. Unit本身的引脚弯曲. (Bent Pin) 可取出此Unit.
3.测试机的DVM板可能由于没有校准,提供的电流或者测出的电压不准而造成Bin8的失效. 可做DVM版的校准或者换一个DVM板.
4.封装时,在package表面,金属掉落在VCC和VSS引脚间造成短路. 可取出此Unit.如trigger SBL,RV为solid fail,送LAB做LYA.
5.Unit内部
金属杂志:在die内部,在VCC引脚和VSS引脚间的金属杂志会引起短路使测试电压小于0.25V. 同上.
6. Hanlder压力不够,使Unit未紧密接触TIU. 可调整Socket的位置或者力度.
7. Unit放如Substrate的方向错误. 可正确放置后重测.
（2）测试结果为9
漏电流测试.在高阻态下,筛选出输入/输出引脚到Vss和Vcc或者相邻的信号引脚间非正常的电流泄放路径.其所需的主要测试构件是三态输出缓冲器,无泄放器件,缓冲器上的上拉式下拉式有源器件.目的是要在禁止态下检查缓冲器上任何由设计产生的泄漏路径。由于在高阻态下设计产生的漏电路径不同,所以测试方法也因各产品而不同。传统的漏电流测试方法是Unit放到三态模式下,用测试机的PMU部件给其提供一个电压,然后测量由此产生的电流.此电流设有一上限,如果该值超过上限,unit将被定义为失效.测试时,被测引脚和它相邻的引脚及电路路径的电源必须设为反逻辑供应,目的是产生最大的压差,能在各种缺陷导致的漏电路径中最大程度上找出潜在的失效.
可能导致的原因分析和方案的解答：
1.静电放电.不良的生产环境导致静电累计,操作Unit过程中将可能由于未遵守SOP(例如,手直接触摸Die)造成静电放电损坏Unit. 可遵守SOP,保持人和设备良好接地减少静电累计和静电放电.
2.过电流.测试中给Unit的加载过量,例如供应过量的编程电压对Unit造成损害。 如果SBL trigger后RV为Valid fail,送LAB做LYA.
3.封装过程中由于设备造成的Die Crack. 同上.
4.FAB工艺的改变造成某一批次的material高漏电流. 同上.
5.Handler在运行中累计的ESD过高,接地不好或者消除ESD的离子风出现问题. 可检查Handler接地和静电消除设备.
（3）测试结果为 12
基本功能测试.一般情况下,它产生设计是预定的Pattern,跑简单功能测试,包括对Unit进行重置,设置MSRs,和在用户平台下的一些基本功能测试.测试机和TIU都可以引起这个失效.通常,对于测试机问题引起的阻抗变化,信号的形状强度和时间也会改变,Pattern对此变化是非常敏感的。基本功能测试的信息将包含失效的channel,pattern和矢量计数.作为一个经验法则，对于一个单一的引脚的问题往往是TIU造成的;如果是某一个pattern或者vector的失效,则往往是测试机的问题.
可能导致的原因分析和方案的解答：
1.TIU某些引脚的校准不准造成波形的延迟,导致传播的波形时间不正确. 可换TIU.
2.测试温度的变化影响基本功能测试结果. 可换测试机做RV.
3.Pattern与边界扫描单元不同步 如果SBL trigger,做Shmoo来看Unit的Pass/fail在不同电压频率下的分布.
4.触发的Level不正确.可能是测试机触发器件,TIU信号引脚信号衰减,继电器开关,Unit内部缺陷等多种原因造成. 如果SBL trigger,换测试机/TIU做Shmoo来看Unit的Pass/fail在不同电压频率下的分布.
5.时间方程信号设置错误.本来的加信号变为一个减信号或者相反的例子,将造成测试的错误设置. 如果SBL trigger,做Shmoo来看Unit的Pass/fail在不同电压频率下的分布.
（4）测试结果为 13
VOX (Voltage output High or Low)测试.这个测试是为了挑除制造缺陷,工艺改变引起的输出缓冲器直流驱动能力降低的问题.TIU,测试机,pattern或者level错误,FAB或者封装的问题都可能引起Bin13 fai
可能导致的原因分析和方案的解答：
1.TIU由于阻抗变化造成输入引脚的时延. 可校准或者更换TIU.
2.测试机造成. 校准或者更换测试机.
3.产生的Pattern错误将导致大量的Bin13 fail. 可重新修改Pattern.
4.产生的Level错误. 大量的边缘性fail将导致限制设根据表征重新设定.
5.来料原因,FAB或者封装引起. 如果SBL trigger后RV为Valid fail,送LAB做FA.如果找到FAB或者封装引起的共性,则需要提交MRB.
（5）测试结果为 15
开路测试.有几种方法来测试开路,这一测试是用来检查在DUT的引脚上是否有缺失或者弱连接,这是通常被视为测试机引脚的高阻抗测试.封装,测试机和TIU的都可能造成这个失效.首先应该目视检查这个Unit,然后更换TIU.在某一个channel的连续失效很可能来自于TIU的pogo pins损坏或者测试头输出引脚损坏.大量随机的失效很与Handler的socket设置(比如压力)或者docking相关.可能导致的原因分析和方案的解答：
1.Unit受损.例如Bent Pin. 在测试前挑出Unit,避免测试设备收损.
2.TIU的docking不好. 重新做Dock.
3.TIU的或者测试头的pogo pin损坏可能导致间歇性失效. 先检查TIU,再检查测试头,更换Pogo Pin.
4.在TIU或者测试头上有外来杂质. 清除杂质或更换TIU.
5. Hanlder压力不够,使Unit未紧密接触TIU. 调整Socket的位置或者力度.
芯片测试主要测哪些参数
芯片测试主要测管脚数目和每个管脚端的内存数量，故障节点与工作正常的节点。尽管芯片尺寸在不断减小，但一个芯片依然可封装几百万个到上1亿个晶体管，测试模式的数目已经增加到前所未有的程度，从而导致测试周期变长，这一问题可以通过将测试模式压缩来解决，压缩比可以达到20%至60%。对现在的大规模芯片设计，为避免出现容量问题，还有必要找到在64位操作系统上可运行的测试软件。
|CPU芯片测试技术
cpu参数 CPU芯片测试技术 芯片 芯片测试主要测哪些参数